典型文献
CMOS兼容的Si基GaN准垂直结构肖特基势垒二极管
文献摘要：
在Si基GaN上制备了与CMOS工艺兼容的高性能准垂直结构肖特基势垒二极管(SBD).探索了在GaN体材料上基于Ti/Al/Ti/TiN结构的无金欧姆接触工艺,在650℃的N2氛围退火60 s实现了较好的欧姆接触性能.通过采用电感耦合等离子体(ICP)干法刻蚀工艺,实现了低损伤的侧壁.同时采用TiN作为肖特基金属,实现了较低的开启电压.器件制备完成后对其进行分析表征.测试和分析结果表明,制备的无金工艺的准垂直GaN SBD实现了 0.5 V的低开启电压,0.37 mΩ·cm2的比导通电阻,理想因子为1.06,势垒高度为0.81 eV.器件的击穿电压为256 V,巴利加优值(BFOM)达到了 177 MW/cm2.研究表明,采用无金工艺制备GaN SBD具有技术上的可行性,该技术有望降低GaN SBD的制造成本.
文献关键词：
Si基GaN;肖特基势垒二极管(SBD);准垂直结构;无金工艺;电感耦合等离子体(ICP)刻蚀;TiN;CMOS兼容工艺
中图分类号：
作者姓名：
陈延博;杨兵;康玄武;郑英奎;张静;吴昊;刘新宇
作者机构：
北方工业大学信息学院,北京 100144;中国科学院微电子研究所,北京 100029
文献出处：
引用格式：
[1]陈延博;杨兵;康玄武;郑英奎;张静;吴昊;刘新宇-.CMOS兼容的Si基GaN准垂直结构肖特基势垒二极管)[J].半导体技术,2022(03):179-183
A类：
准垂直结构,无金工艺,BFOM
B类：
CMOS,Si,GaN,肖特基势垒二极管,工艺兼容,SBD,TiN,欧姆接触,N2,退火,接触性能,电感耦合等离子体,ICP,干法刻蚀,刻蚀工艺,低损伤,侧壁,开启电压,器件制备,分析表征,比导通电阻,势垒高度,eV,击穿电压,巴利,MW,工艺制备,制造成本
AB值：
0.252297
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
