典型文献
基于SRT4的整数除法器设计与优化
文献摘要：
为改良处理机中除法的算法表现,使用SRT-4实现对SRT-64算法的模拟,用Verilog设计并实现一个整数除法器.设计通过对数据的预处理,以SRT4算法为基础,每个周期3次迭代,等效于基数64位数的递归除法.在商的位选中加入并行中间值,对中间数据处理进行冗余计算.运算的最终延迟通过数位循环数加上一些额外的循环,用于规格化和商位的数据写回,相比SRT-16算法降低硬件的复杂度,缩短运算的时钟周期.通过在SMIC180下的工艺库完成综合仿真,得到面积和时序报告.
文献关键词：
SRT-4算法;整数除法;算法优化;迭代;综合
中图分类号：
作者姓名：
卫祥庆;秦水介
作者机构：
贵州省光电子技术及应用重点实验室,贵阳550025;贵州大学大数据与信息工程学院,贵阳550025
文献出处：
引用格式：
[1]卫祥庆;秦水介-.基于SRT4的整数除法器设计与优化)[J].微处理机,2022(02):1-5
A类：
SRT4,归除,SMIC180
B类：
整数除法,除法器,设计与优化,处理机,Verilog,一个整,等效于,基数,递归,选中,中间值,冗余计算,数位,规格化,时钟,综合仿真,算法优化
AB值：
0.321736
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
