典型文献
可综合FPGA SEU容错方法研究
文献摘要：
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中.近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中.为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态.该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值.
文献关键词：
三模冗余;单粒子翻转;可综合现场可编程门阵列;电路纠错
中图分类号：
作者姓名：
沈凡;王东;蒲恩强;方倪;徐德利;王辉;龚祺
作者机构：
华中师范大学物理科学与技术学院,湖北武汉430079
文献出处：
引用格式：
[1]沈凡;王东;蒲恩强;方倪;徐德利;王辉;龚祺-.可综合FPGA SEU容错方法研究)[J].电子设计工程,2022(14):175-179
A类：
可综合现场可编程门阵列,电路纠错
B类：
FPGA,SEU,容错方法,并行计算,计算能力,开发周期,周期短,电子系统,标准单元,库工,门电路,触发器,存储器,Verilog,寄存器,易地,地被,制作工艺,三模冗余,冗余设计,来降,单粒子翻转,转对,比特,极大地提高,抗辐射,辐射能力,恢复能力,硬件设计
AB值：
0.302632
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
