典型文献
基于BCH纠错算法的编解码器设计与实现
文献摘要：
随着NAND Flash存储单元的快速发展,存储密度增加使得器件的出错概率增加,为此提出了一种优化的BCH编解码器结构,编码和解码过程每个时钟周期可以并行处理16位数据,其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构,纠错和检错阶段可以同时进行,有效地提高数据的处理速度和纠错速度.在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证,结果表明在传输8 192 bit数据生成672校检因子情况下实现了 48位纠错,工作频率最高支持200 MHz.
文献关键词：
NAND Flash;BCH码;钱氏搜索;流水线结构;编解码
中图分类号：
作者姓名：
王莞;魏敬和;于宗光
作者机构：
江南大学物联网工程学院,江苏无锡214122;中国电子科技集团第58研究所,江苏无锡214072
文献出处：
引用格式：
[1]王莞;魏敬和;于宗光-.基于BCH纠错算法的编解码器设计与实现)[J].电子技术应用,2022(05):42-46
A类：
钱氏搜索
B类：
BCH,纠错,编解码器,NAND,Flash,存储单元,存储密度,出错,时钟,并行处理,中译,译码,多项式,Chien,流水线结构,检错,处理速度,RTL,VCS,仿真验证,bit,数据生成,校检,工作频率,高支,MHz
AB值：
0.424203
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
