典型文献
基于分段电容阵列的改进型逐次逼近型ADC
文献摘要：
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR) ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构.该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载.通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度.同时,利用一次性校准技术减小比较器的失配电压.最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构.结果 表明,在1.8V电源电压、780 μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR).
文献关键词：
分段电容阵列;失配电压;锁存式比较器;一次性校准;逐次逼近型(SAR)模数转换器(ADC)
中图分类号：
作者姓名：
胡毅;李振国;侯佳力;国千崧;邓新伟;胡伟波
作者机构：
北京智芯微电子科技有限公司,北京 100192;南开大学电子信息与光学工程学院,天津 300071
文献出处：
引用格式：
[1]胡毅;李振国;侯佳力;国千崧;邓新伟;胡伟波-.基于分段电容阵列的改进型逐次逼近型ADC)[J].半导体技术,2022(02):126-133
A类：
分段电容阵列,一次性校准,失配电压,锁存式比较器
B类：
改进型,逐次逼近型,ADC,模数转换器,MSB,建立时间,功耗,分段式电容阵列,SAR,转小,小电容,字码,CMOS,数码,码字,长大,稳定时间,参考电压,寄生电容,校准技术,bit,8V,电源电压,路噪,电容失配,dB,信噪失真比,SNDR
AB值：
0.265441
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
