典型文献
13位高无杂散动态范围的SARADC
文献摘要：
基于标准0.18 μm CMOS工艺,设计了 一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SARADC)芯片.该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出.使用7+6分段式电容阵列及下极板采样和电荷重分配原理,有效降低了 ADC整体电容值及功耗.使用两级预放大的比较器和电荷存储技术降低了失调误差,比较器精度为0.3mV.在2.5 V电源电压和500 kSa/s的采样率下,后仿真结果表明,ADC的无杂散动态范围为97.14dB,信噪比为78.78dB,有效位数为12.78 bit.
文献关键词：
逐次逼近型模数转换器;比较器;无杂散动态范围;电荷重分配
中图分类号：
作者姓名：
杨志新;Maureen Willis;高博;龚敏
作者机构：
四川大学物理学院,成都 610065
文献出处：
引用格式：
[1]杨志新;Maureen Willis;高博;龚敏-.13位高无杂散动态范围的SARADC)[J].电子与封装,2022(12):46-52
A类：
kSa,7+6,3mV,78dB
B类：
无杂散动态范围,SARADC,CMOS,采样率,逐次逼近型模数转换器,多路复用器,比较器,逻辑电路,数模转换器,DAC,字位,串行,分段式电容阵列,极板,电荷重分配,电容值,功耗,两级,电荷存储,存储技术,失调误差,电源电压,14dB,有效位数,bit
AB值：
0.293638
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
