典型文献
一种应用于CMOS图像传感器的列级高精度ADC设计
文献摘要：
针对CMOS图像传感器高精度和低功耗的需求,设计了一种14位列级模数转换器(ADC).在传统斜坡式模数转换器(RAMP ADC)架构基础上,采用了 3位逐次逼近型模数转换器(SAR ADC)与11位RAMP ADC相结合的两步式结构,有效缩短了量化时间.RAMP ADC部分采用高低时钟的计数方法,可显著降低计数区间内的功耗.同时,提出了 RAMP-SAR-RAMP切换的相关双采样逻辑,可进一步减少静态随机存取存储器(SRAM)数量,从而缩小版图面积.采用0.18μm标准CMOS工艺进行仿真,结果表明:在600 MHz时钟、单沿计数的工作模式下,ADC量化时间为9.32μs,在1.8 V数字电源电压下,计数区间内功耗均值为8.51 μW.
文献关键词：
SAR/RAMP ADC;两步式;高精度;量化时间;CMOS图像传感器
中图分类号：
作者姓名：
张为森;马艳华;曲杨;常玉春
作者机构：
大连理工大学微电子学院,辽宁大连116000
文献出处：
引用格式：
[1]张为森;马艳华;曲杨;常玉春-.一种应用于CMOS图像传感器的列级高精度ADC设计)[J].半导体光电,2022(05):867-872
A类：
列级模数转换器
B类：
CMOS,图像传感器,ADC,低功耗,位列,斜坡式,RAMP,逐次逼近型模数转换器,SAR,两步式,式结构,量化时间,低时钟,相关双采样,静态随机存取存储器,SRAM,版图,图面,MHz,数字电,电源电压,内功
AB值：
0.27192
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
