典型文献
应用于14 bit逐次逼近型ADC的前台数字校准算法
文献摘要：
介绍了一种应用于14 bit逐次逼近型模数转换器(SARADC)的前台数字校准算法.为了减少面积并提高匹配精度,采用了电容阵列式的数模转换器(DAC)架构;为了提高ADC的信噪比,采用了差分输入的结构;而针对电容阵列中电容失配对ADC性能的影响,提出了一种可存储、可对电容误差进行纠正的前台数字算法.使用接近理想的DAC阵列对失配较大的电容阵列进行误差纠正迭代,并通过1024次的累加迭代消除了噪声,得到了真实的电容权重.在校准之后,信噪失真比(SNDR)达到 了 82.4 dB,无杂散动态范围(SFDR)达到了 93.0 dB.
文献关键词：
逐次逼近型模数转换器;前台数字校准算法;电容失配;全差分;分段电容数模转换器
中图分类号：
作者姓名：
赵越超;张理振;刘海涛
作者机构：
东南大学微电子学院,南京 210096;南京电子技术研究所,南京 210039
文献出处：
引用格式：
[1]赵越超;张理振;刘海涛-.应用于14 bit逐次逼近型ADC的前台数字校准算法)[J].电子与封装,2022(10):31-35
A类：
前台数字校准,前台数字校准算法,分段电容数模转换器
B类：
bit,逐次逼近型模数转换器,SARADC,高匹配,匹配精度,电容阵列,阵列式,DAC,差分输入,电容失配,数字算法,近理,累加,信噪失真比,SNDR,dB,无杂散动态范围,SFDR,全差分
AB值：
0.207057
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
