典型文献
基于HITOC DK与3DIC Integrity的3DIC芯片物理设计
文献摘要：
使用了 Cadence 3DIC Integrity 工具,并结合芯盟特有的 HITOC(Heterogeneous Integration Technology On Chip)Design Kit,进行了 3DIC(3D异构集成)逻辑堆叠逻辑类型芯片的后端实现.项 目中对于Cadence 3DIC Integrity工具中的proto seeds(即最小分布单元)进行了拆分、分布、定义等方面的研究优化;并且对于顶层电源规划与Hybrid Bond-ing bump间的布线排列进行了算法优化,在不影响电源网络强壮性的情况下尽可能多地获得Hybrid Bonding bump数量,从而增加了 top die与bottom die间的端口数.最终结果显示,在与传统2D芯片实现的PPA(性能、功耗、面积)对比中,本实验获得了频率提升12％、面积减少11.2％、功耗减少2.5％的收益.
文献关键词：
3D异构集成;逻辑堆叠逻辑;Hybrid Bonding;HITOC Design Kit;PPA
中图分类号：
作者姓名：
徐睿;王贻源
作者机构：
芯盟科技,上海200000
文献出处：
引用格式：
[1]徐睿;王贻源-.基于HITOC DK与3DIC Integrity的3DIC芯片物理设计)[J].电子技术应用,2022(08):55-59
A类：
HITOC,3DIC,芯片物理设计,逻辑堆叠逻辑
B类：
DK,Integrity,Cadence,合芯,Heterogeneous,Integration,Technology,On,Chip,Design,Kit,异构集成,逻辑类型,型芯,后端,proto,seeds,拆分,研究优化,电源规划,Hybrid,bump,布线,算法优化,电源网,强壮,Bonding,top,die,bottom,端口数,2D,PPA,功耗,耗减
AB值：
0.423319
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
