典型文献
基于随机森林的网表级时序预测模型
文献摘要：
在超大规模集成电路设计中,时序分析的准确性对指导时序优化,保证芯片时序收敛和运行性能至关重要.目前,时序分析绝大多数都是采用商用签核(Sign-off)工具时序报告,作为主要依据.在逻辑综合阶段,由于缺少物理布局布线之后的模块位置和布线结果等信息,因此很难得到准确的电容电阻等寄生参数,用于预测其对应的 Sign-off时序.为提高逻辑综合阶段时序预测的准确性,在给定工艺库的情况下,以电路网表作为输入,采用线负载模型对网表的电容电阻等进行估算,并在此基础上利用Elmore Delay模型计算时延作为时序特征.在时序模型训练阶段,提取训练集电路网表的时序特征,以训练模型对应的Sign-off时序结果为标准,采用机器学习中的随机森林算法进行模型训练,包括构建三个模型:互连线时延(Wire delay)、互连线信号转换时延(Wire slew),以及输出负载(Output load).在测试阶段,本文以同工艺库下,新的电路网表作为测试集,输入给训练后的时序模型进行预测.我们的方法与商用工具PrimeTime相比,在Wire delay和Wire slew的Sign-off结果预测上,平均一致性(Correla-tion)分别提高了 49％、37％.此外,我们的方法所预测的Output load与Sign-off结果的一致性在0.99以上.
文献关键词：
静态时序分析;随机森林;逻辑综合;网表级
中图分类号：
作者姓名：
蒋政涛;贺旭;李琼;傅智勇
作者机构：
湖南大学信息科学与工程学院计算机工程系,湖南长沙410082
文献出处：
引用格式：
[1]蒋政涛;贺旭;李琼;傅智勇-.基于随机森林的网表级时序预测模型)[J].微电子学与计算机,2022(12):107-114
A类：
网表级,物理布局,PrimeTime,Correla
B类：
时序预测模型,超大规模集成电路,集成电路设计,时序优化,片时,运行性能,商用,Sign,off,逻辑综合,布局布线,线结,难得,寄生参数,电路网,Elmore,Delay,时延,时序特征,时序模型,模型训练,训练阶段,训练集,集电,训练模型,随机森林算法,互连,连线,Wire,delay,信号转换,slew,Output,load,测试阶段,测试集,平均一致性,tion,静态时序分析
AB值：
0.333298
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
