典型文献
一种可节约RAM资源的准循环LDPC码的编码装置
文献摘要：
低密度奇偶校验码(Low Density Parity Check Code,LDPC)是一种可接近香农容量限的分组码,具有纠错能力强、编码效率高、码率灵活可选等特点,但在编码方面,直接根据生成矩阵编码的运算量大,对硬件现场可编程门阵列(Field Programmable Gate Array,FPGA)计算和存储能力要求高.因此,提出一种以非0元素的位置表示法来代替原稀疏矩阵的值表示法,更经济地利用FPGA的随机存取存储器(Random Access Memory,RAM)资源,以移位寄存器方式实现LDPC码的编码方式,采取流水线结构减少FPGA硬件逻辑资源,通过矩阵变换,大大降低了RAM存储资源,节省了编码器的硬件资源.
文献关键词：
随机存取存储器;准循环低密度奇偶校验码码;编码;稀疏矩阵
中图分类号：
作者姓名：
汪毅峰;潘涛
作者机构：
上海诺基亚贝尔股份有限公司,江苏 南京 210037
文献出处：
引用格式：
[1]汪毅峰;潘涛-.一种可节约RAM资源的准循环LDPC码的编码装置)[J].通信技术,2022(05):652-655
A类：
准循环低密度奇偶校验码码
B类：
RAM,LDPC,Low,Density,Parity,Check,Code,香农,量限,分组码,纠错能力,编码效率,码率,在编,生成矩阵,矩阵编码,运算量,现场可编程门阵列,Field,Programmable,Gate,Array,FPGA,能力要求,表示法,稀疏矩阵,随机存取存储器,Random,Access,Memory,移位寄存器,编码方式,流水线结构,硬件逻辑,矩阵变换,大大降低,存储资源,编码器,硬件资源
AB值：
0.406104
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
