典型文献
基于CUDA的任意非结构化LDPC码的高吞吐量并行译码设计与实现
文献摘要：
由于非结构化的低密度奇偶校验码(LDPC)具有更优异的纠错性能而受到广泛关注,但其非零元素分布较不规律且没有循环或准循环的子矩阵的构造方式,增加了译码器实现的设计难度.本文提出了基于CUDA的译码器设计,用于支持任意非结构化LDPC码的高吞吐量并行译码.利用校验矩阵压缩重排、优化信息存储等手段,设计实现GPU上高效的并行译码内核进行多帧译码.在GTX1660Ti GPU平台上的结果表明,基于TPMP流程的LLR—BP和NMSA译码内核设计吞吐量可分别达到78.88～360.25 Mbps和174.38～1 323.75 Mbps,实现了面向任意非结构化LDPC码的高效并行译码.
文献关键词：
低密度奇偶校验码(LDPC);非结构化LDPC;置信度传播算法;统一计算设备架构;异构计算
中图分类号：
作者姓名：
王若天;沙金
作者机构：
南京大学电子科学与工程学院,江苏南京210023
文献出处：
引用格式：
[1]王若天;沙金-.基于CUDA的任意非结构化LDPC码的高吞吐量并行译码设计与实现)[J].微电子学与计算机,2022(01):54-61
A类：
GTX1660Ti,TPMP,NMSA,置信度传播算法
B类：
CUDA,非结构化,LDPC,高吞吐量,并行译码,低密度奇偶校验码,纠错,零元,元素分布,子矩阵,译码器,设计难,校验矩阵,重排,信息存储,设计实现,GPU,多帧,LLR,核设计,Mbps,统一计算设备架构,异构计算
AB值：
0.24926
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
