典型文献
NMS译码算法中优化比例因子的FPGA LDPC译码器
文献摘要：
针对低密度校验码(Llow-density parity-check,LDPC)归一化最小和 NMS(Normalized minimum sum)译码算法中由于尺度因子的不确定性导致译码算法硬件实现困难的问题,以空间数据系统协商委员会(CCSDS)标准中(8 177,7 154)近地空间LDPC码为研究对象,提出了一种尺度因子可变的NMS译码算法,它利用现场可编程门阵列(FPGA)的移位特性对校验节点的量化数据进行优化,最终实现了 LDPC译码器功能.仿真和实验结果表明,所设计的基于FPGA的LDPC译码器采用NMS译码算法中的变尺度因子提高了解码性能、简化了硬件结构,加快了收敛速度,提高了纠错能力.
文献关键词：
LDPC码;NMS译码算法;可变比例因子;量化
中图分类号：
作者姓名：
李锦明;张萍萍;王兰珠;王国栋
作者机构：
中北大学仪器与电子学院,山西太原030051
文献出处：
引用格式：
[1]李锦明;张萍萍;王兰珠;王国栋-.NMS译码算法中优化比例因子的FPGA LDPC译码器)[J].测试科学与仪器,2022(04):398-406
A类：
Llow,可变比例因子
B类：
NMS,译码算法,FPGA,LDPC,译码器,低密度校验码,density,parity,check,Normalized,minimum,sum,尺度因子,硬件实现,空间数据,数据系统,协商委员会,CCSDS,近地空间,现场可编程门阵列,移位,量化数据,解码,硬件结构,收敛速度,纠错能力
AB值：
0.30936
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
