典型文献
二维离散小波变换低存储结构设计
文献摘要：
针对二维9/7离散小波变换硬件架构中数据缓存需求高的问题,提出了一种基于提升算法的低存储架构.通过调整提升算法数据计算顺序,设计了一种动态计算二维小波变换的新型迭代分步计算方法.根据行、列变换的不同,对其分别做一维变换架构设计,其中行滤波器结构通过将输入数据进行三序列分裂,有效减少了寄存器数;列滤波器结构通过单行输入处理消除转置存储器,同时实现了乘法器和加法器的复用.整体二维变换采用并行和流水线混合架构设计,关键路径延时减小到一个乘法器延迟.实验结果表明,对于1024像素×1024像素的图像,与其他提升结构相比,本结构片上内存使用减少了11.1％,硬件效率提高了8.2％以上;与基于卷积的迭代计算方法相比,计算周期减少为现有结构的1/9.在型号为Xilinx Kintex7 XC7K325T的现场可编程逻辑门阵列上实现,吞吐率达到460 MB/s,且具有明显的硬件资源优势.
文献关键词：
离散小波变换;低存储架构;转置存储器;现场可编程逻辑门阵列
中图分类号：
作者姓名：
郝亚喆;张远;张为
作者机构：
天津大学微电子学院,300072,天津;秦皇岛市公安局科技信息化处,066000,河北秦皇岛
文献出处：
引用格式：
[1]郝亚喆;张远;张为-.二维离散小波变换低存储结构设计)[J].西安交通大学学报,2022(01):177-183
A类：
低存储架构,转置存储器
B类：
二维离散小波变换,存储结构,硬件架构,数据缓存,算法数据,数据计算,动态计算,二维小波变换,分步,架构设计,中行,滤波器,输入数据,寄存器,单行,乘法器,加法器,复用,流水线,混合架构,关键路径,路径延时,像素,片上内存,效率提高,迭代计算,计算周期,Xilinx,Kintex7,XC7K325T,现场可编程逻辑门阵列,列上,吞吐率,MB,硬件资源
AB值：
0.343678
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
