典型文献
RISC-V标准指令集的六级流水线设计
文献摘要：
基于RISC-V标准指令集,提出一种六级流水线设计方法.首先,分析了流水线级数对处理器性能的影响,在经典五级流水线的基础上将流水线划分为6个阶段,缩短时延,提高主频.其次,为解决流水线中的冒险问题,采用定向前推和插入纵向气泡的方式处理数据冒险问题,使用流水线冲刷解决流水线中控制冒险问题.最后,在EDA工具中,采用RISC-V标准指令集对本设计进行仿真测试,并在FPGA上实现,运行时钟频率可达78.2 MHz.
文献关键词：
RISC-V;处理器架构;流水线;数据冒险
中图分类号：
作者姓名：
张旭;韩跃平;唐道光;武杰
作者机构：
中北大学信息与通信工程学院,太原030051;百信信息技术有限公司;中国移动通信集团山西有限公司太原分公司
文献出处：
引用格式：
[1]张旭;韩跃平;唐道光;武杰-.RISC-V标准指令集的六级流水线设计)[J].单片机与嵌入式系统应用,2022(10):36-39,44
A类：
数据冒险
B类：
RISC,指令集,六级,流水线,处理器性能,五级,上将,时延,主频,气泡,线冲,冲刷,中控,EDA,仿真测试,FPGA,时钟,MHz,处理器架构
AB值：
0.302301
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
