典型文献
基于密码芯片的DDR加速器的设计与实现
文献摘要：
在安全服务器应用领域,基于对称算法的密码芯片需要读写访问大量、离散的密钥和初始向量(Intial Vector,IV)数据.利用密钥和IV数据的时间局部性和空间局部性,提出了一种预读与高速缓冲存储器(cache)相结合的双倍速率同步动态随机存取存储(Double Data Rate Synchronous Dynamic Random Access Memory,DDR)加速器,来解决密钥和IV的存储容量和访问效率的问题,并采用Verilog硬件描述语言完成DDR加速器的实现.最后基于芯动的DDR控制器和镁光的DDR3模型,进行有、无加速器的性能对比试验,试验表明DDR硬件加速器较大地提高了DDR对离散数据的访问性能,解决了密钥和IV存储中的容量和效率的问题.
文献关键词：
DDR加速器;高速缓冲存储器;预读;流水线
中图分类号：
作者姓名：
姜冬梅;何欣霖;李军
作者机构：
成都三零嘉微电子有限公司,四川 成都 610041
文献出处：
引用格式：
[1]姜冬梅;何欣霖;李军-.基于密码芯片的DDR加速器的设计与实现)[J].通信技术,2022(06):807-812
A类：
读写访问,写访问,Intial,高速缓冲存储器,缓冲存储器
B类：
安全服务,服务器,对称算法,密钥,Vector,IV,局部性,预读,cache,双倍,倍速,率同,动态随机,随机存取,Double,Data,Rate,Synchronous,Dynamic,Random,Access,Memory,存储容量,Verilog,硬件描述语言,镁光,DDR3,性能对比,硬件加速器,访问性能,流水线
AB值：
0.358004
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
