典型文献
应用于格密码的可重构多通道数论变换硬件设计
文献摘要：
针对不同格密码体制带来的数论变换参数多样性,以及数论变换的性能优化设计,该文提出一种基于随机存取存储器(RAM)的可重构多通道数论变换单元.在数论变换单元设计中,在按时间抽取的基础上改进多通道架构,并提出一种优化地址分配方法.最后基于Xilinx Artix-7现场可编程逻辑门阵列(FPGA)平台进行原型实现,结果显示,所设计的数论变换单元消耗的资源为1744 Slices,16 DSP,完成1次多项式乘法的时间为2.01 ms(n=256),3.57 ms(n=512),6.71 ms(n=1024)和13.43 ms(n=2048),支持256～2048的不同参数n和13～32 bit模q的可重构配置,工作频率最高可达232 MHz.
文献关键词：
格密码;多项式乘法;数论变换;硬件实现
中图分类号：
作者姓名：
刘冬生;赵文定;刘子龙;张聪;刘星杰
作者机构：
华中科技大学光学与电子信息学院 武汉 430074
文献出处：
引用格式：
[1]刘冬生;赵文定;刘子龙;张聪;刘星杰-.应用于格密码的可重构多通道数论变换硬件设计)[J].电子与信息学报,2022(02):566-572
A类：
B类：
格密码,可重构,多通道,通道数,数论变换,硬件设计,同格,变换参数,性能优化,随机存取存储器,RAM,变换单元,单元设计,按时,间抽,地址,分配方法,Xilinx,Artix,现场可编程逻辑门阵列,FPGA,Slices,DSP,多项式乘法,ms,同参数,bit,工作频率,MHz,硬件实现
AB值：
0.351483
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
