典型文献
用于FPGA的高效可测性设计
文献摘要：
近几年,现场可编程门阵列(FPGA)的设计和制造技术高速发展,对于FPGA的测试也成为了一个重要的问题,高效的可测性设计方案对于降低测试成本、提高测试覆盖率和测试效率起着决定性的作用.将FPGA的开关矩阵结构和可测性设计(DFT)技术相结合,实现了 FPGA定制电路知识产权(IP)核的高效测试方案,利用自动测试设备(ATE)证明其有效性和可实现性.该设计实例是基于高速串行计算机扩展总线标准(PCIe)展开,在传统DFT流程上结合FPGA架构特性演化出的一种新的可编程高效可测性设计.
文献关键词：
FPGA;可测性设计;开关矩阵;PCIe;Tessent
中图分类号：
作者姓名：
陈波寅;胡晓琛;张智;赵赛
作者机构：
无锡中微亿芯有限公司,江苏无锡 214072
文献出处：
引用格式：
[1]陈波寅;胡晓琛;张智;赵赛-.用于FPGA的高效可测性设计)[J].电子与封装,2022(09):55-59
A类：
Tessent
B类：
FPGA,可测性设计,现场可编程门阵列,制造技术,降低测试成本,测试覆盖率,测试效率,开关矩阵,矩阵结构,DFT,技术相结合,电路知识,高效测试,测试方案,自动测试设备,ATE,高速串行计算机扩展总线标准,PCIe,演化出
AB值：
0.305087
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
