典型文献
28nm CMOS工艺的12位3Gs/s射频采样流水线模数转换器设计
文献摘要：
阐述一款12位3Gs/s射频采样流水线ADC芯片的设计和测试.通过使用多路时间交织、无采样保持、多比特的流水线ADC结构,并且辅以数字校准技术和P/N互补输入的运放结构,大大提升了ADC采样速率、降低了芯片的功耗和噪声.该ADC在140MHz输入信号时实现了53.8dBFS的SNR和62dBc的SNR,并且可以对高达1.2GHz的中频信号进行采样.该芯片ADC内核仅消耗500mW,芯片面积6mm2.
文献关键词：
集成电路设计;流水线模数转换器;数字校准;射频采样
中图分类号：
作者姓名：
张辉;李丹;王海军;高远;富浩宇;李婧;张煜彬;王紫琪
作者机构：
上海贝岭股份有限公司,上海,200233
文献出处：
引用格式：
[1]张辉;李丹;王海军;高远;富浩宇;李婧;张煜彬;王紫琪-.28nm CMOS工艺的12位3Gs/s射频采样流水线模数转换器设计)[J].集成电路应用,2022(06):4-5
A类：
3Gs,射频采样,140MHz,8dBFS,62dBc,500mW
B类：
28nm,CMOS,流水线模数转换器,ADC,多路,时间交织,比特,数字校准,校准技术,运放,功耗,SNR,2GHz,中频信号,6mm2,集成电路设计
AB值：
0.257234
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
