典型文献
基于System Verilog的随机测试用例设计
文献摘要：
对RTL级代码进行功能验证的常用方法是仿真,即使用EDA工具模拟待测设计的实际工作情况,验证待测设计的正确性.对于功能不复杂的待测设计,提出了一种基于System Verilog语言的随机测试用例设计方法,可以提高测试的完整性且具有良好的重用性.
文献关键词：
QuestaSim;随机测试;System Verilog
中图分类号：
作者姓名：
张妙琳;刘磊;张军齐
作者机构：
中国航空工业集团公司雷华电子技术研究所,江苏 无锡 214063
文献出处：
引用格式：
[1]张妙琳;刘磊;张军齐-.基于System Verilog的随机测试用例设计)[J].工业控制计算机,2022(03):16-18
A类：
QuestaSim
B类：
System,Verilog,随机测试,测试用例,用例设计,RTL,代码,功能验证,常用方法,EDA,不复,重用性
AB值：
0.395134
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
