典型文献
RISC-V架构的一种指令自动对齐电路
文献摘要：
基于RISC-V指令集架构实现了一种指令自动对齐电路.该电路可以将指令缓存发送过来的32位指令数据进行分解,从中解析出正确的指令.当指令缓存发送过来的32位指令数据对应的地址不是4字节对齐时(地址的低两位不是00)时,该电路可以自动将下一拍取指令数据的地址对齐到4字节,同时给出指令是否有效的指示标识;当指令地址4字节对齐时,该电路对指令数据进行分析,给出指令有效的标识、指令和对应指令的实际地址.给出的指令对齐电路的延时为4级两输入逻辑门,适用于高频标量处理器的前端取指令电路.
文献关键词：
RISC-V;指令对齐;微架构;内核流水线
中图分类号：
作者姓名：
刘德;魏敬和;高营
作者机构：
中国电子科技集团公司第五十八研究所,无锡214072
文献出处：
引用格式：
[1]刘德;魏敬和;高营-.RISC-V架构的一种指令自动对齐电路)[J].单片机与嵌入式系统应用,2022(08):32-36,41
A类：
指令对齐,内核流水线
B类：
RISC,自动对齐,指令集架构,缓存,发送,送过来,地址,字节,取指令,延时,逻辑门,标量,处理器,微架构
AB值：
0.241626
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
