典型文献
基于RISC-V和密码协处理器的SOC设计
文献摘要：
为了保障工业互联网设备在计算资源有限的硬件上敏感数据的机密性,同时更好地满足其低延迟的需求,通过扩展指令,在开源蜂鸟E203 MCU(Micro Control Unit,微控制单元)的基础上扩展了适用于AES(Advance Encryption Standard,高级加密标准)、RSA复合加密场景的协处理器,组成拥有安全场景扩展的RISC-V SOC(System on Chip,片上系统).与无扩展指令相比,协处理器加持下的AES 128 bit和RSA 1024 bit运算速度至少提升了230倍,在华虹40 nm工艺下,AES核综合后面积为30805μm2,物理设计后的硬核面积为44944μm2,吞吐率可达3.9 Gbps,RSA核综合后面积为94552μm2,物理设计后面积为129600μm2,吞吐率可达49.87 kbps.
文献关键词：
硬件加速;RISC-V;高级加密标准;RSA;片上系统
中图分类号：
作者姓名：
明洋;曲英杰
作者机构：
青岛科技大学信息科学技术学院,山东青岛266061
文献出处：
引用格式：
[1]明洋;曲英杰-.基于RISC-V和密码协处理器的SOC设计)[J].电子设计工程,2022(24):70-74
A类：
复合加密
B类：
RISC,协处理器,SOC,工业互联网,联网设备,计算资源,敏感数据,机密性,低延迟,开源,蜂鸟,E203,MCU,Micro,Control,Unit,微控制单元,AES,Advance,Encryption,Standard,高级加密标准,RSA,全场景,System,Chip,片上系统,加持,bit,少提,华虹,后面,物理设计,硬核,吞吐率,Gbps,kbps,硬件加速
AB值：
0.492624
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
