典型文献
一种适用于DDR存储器控制电路的命令间时序控制验证方案
文献摘要：
相变存储器(PCM)作为一种新型存储媒介,具备了高传输速率与非易失性的特点,可以同时满足内存与外存的应用需求,在实际应用中需要根据其特性设计相应的存储器控制电路.本文针对于使用了 DDR传输协议的相变存储器读写电路,为满足其验证过程中的时序控制需求,提出了一种适用于PCM控制器的基于通用验证方法(UVM)的验证方案.该方案将命令间时序控制功能从UVM中的序列发生器模块转移到了驱动模块中,通过建立命令队列与时间表来优化这一控制过程,简化了时序判断结构.为了解决PCM读写速度差距导致验证模型数据阻塞的问题,采用了 system Verilog中的旗语机制对命令与数据进行了并行化处理,以较简单的代码结构避免了高数据延迟导致后续命令数据发送被阻塞.结果表明,随着UVM中驱动模块的测试用例数从2000个提高到100,000个时,仿真效率提升幅度从20％提高到了 127％,大幅提高了仿真效率;并且实现了读延迟期间穿插写命令的数据、命令并行控制效果.本文提出的方案优化了原有控制电路的验证结构,也可以作为各类DDR存储器验证环境的参考.
文献关键词：
DDR;验证方法学;时序控制
中图分类号：
作者姓名：
谢宇霆;李海华
作者机构：
上海交通大学电子信息与电气工程学院,上海200240
文献出处：
引用格式：
[1]谢宇霆;李海华-.一种适用于DDR存储器控制电路的命令间时序控制验证方案)[J].微电子学与计算机,2022(06):124-130
A类：
旗语
B类：
DDR,控制电路,命令,时序控制,相变存储器,PCM,传输速率,非易失性,外存,应用需求,传输协议,读写,验证过程,UVM,控制功能,发生器,驱动模块,立命,时间表,控制过程,速度差,验证模型,模型数据,system,Verilog,并行化处理,代码,数据延迟,续命,发送,测试用例,仿真效率,升幅,穿插,并行控制,方案优化,验证环境,验证方法学
AB值：
0.383176
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
