首站-论文投稿智能助手
典型文献
基于Liberate+Tempus的先进老化时序分析方案
文献摘要:
在先进工艺节点(7 nm,5nm及以下)下,电路老化已经成为制约芯片性能和可靠性的"卡脖子"难题.老化效应将导致器件延时增大,进而产生时序违例的风险.数字电路设计工程师需要在时序分析中预判老化后的时序情况,并针对性地设置时序裕量,才能确保芯片在服役期限中可靠地运行.鉴于此,导入基于Liberate+Tempus的考虑老化效应的静态时序分析(aging-aware STA)方案.评估结果显示,该方案能在兼顾效率、准确性、多样场景老化时序分析的同时实现时序裕量释放,为达成具备更高可靠性和更佳性能的先进芯片设计提供有力依据.
文献关键词:
芯片老化;静态时序分析;Tempus;aging-aware STA
作者姓名:
欧阳可青;王彬;魏琦;鲁超;陈俊豪;李鸣霄
作者机构:
深圳市中兴微电子技术有限公司,广东 深圳518055;移动网络和移动多媒体技术国家重点实验室,广东 深圳518055;上海楷登电子科技有限公司,上海200000
文献出处:
引用格式:
[1]欧阳可青;王彬;魏琦;鲁超;陈俊豪;李鸣霄-.基于Liberate+Tempus的先进老化时序分析方案)[J].电子技术应用,2022(08):60-64,69
A类:
Liberate+Tempus,Tempus
B类:
分析方案,先进工艺,5nm,卡脖子,老化效应,延时,违例,数字电路设计,裕量,服役期,期限,静态时序分析,aging,aware,STA,高可靠性,芯片设计,芯片老化
AB值:
0.323083
相似文献
机标中图分类号,由域田数据科技根据网络公开资料自动分析生成,仅供学习研究参考。