典型文献
并口EEPROM芯片研发中的验证策略研究
文献摘要：
EEPROM(Electrically Erasable Programmable Read-Only Memory)存储芯片是目前数字设备中常用的存储器件,其中支持并口传输的EEPROM传输速度快、性能更好,受到更多用户的青睐.与此同时,EEPROM存储芯片除了存储阵列容量大,其内部控制逻辑复杂、时序的可容忍偏差小、地址译码繁杂、状态及设计困难、地址遍历验证非常耗时,且随容量的提升呈指数级增加,这就对项目的质量和进度产生重要影响.因此,通过多种措施提升EDA仿真验证平台的能力和效率,缩短验证时间,提高验证完备性,已经成为并口 EEPROM存储芯片研发过程中的痛点和难点.本文以实际工作中并口 EEPROM存储芯片的研发过程为依托,对基于UVM仿真平台的验证策略展开研究,为提高此类芯片的研发效率提供经验参考.
文献关键词：
并口EEPROM;EDA验证;UVM;随机延时;覆盖率
中图分类号：
作者姓名：
况野;李国;阙旻;余葛伟;杨东坪
作者机构：
成都华微电子科技股份有限公司
文献出处：
引用格式：
[1]况野;李国;阙旻;余葛伟;杨东坪-.并口EEPROM芯片研发中的验证策略研究)[J].中国集成电路,2022(12):38-42
A类：
Erasable,随机延时
B类：
EEPROM,验证策略,Electrically,Programmable,Read,Only,Memory,存储芯片,存储器,中支,口传,传输速度,多用户,存储阵列,内部控制,控制逻辑,可容忍,地址,译码,繁杂,遍历,数级,EDA,仿真验证平台,完备性,研发过程,UVM,仿真平台,研发效率
AB值：
0.400025
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
