典型文献
符合JESD204B协议的传输层电路设计
文献摘要：
为了匹配实际应用中链路工作模式,在深入理解JESD204B协议理论的基础上,设计了一种通用的传输层电路,采用三级映射结构实现发送端、接收端传输层的组帧、解帧功能,建立Verilog编译模拟器(VCS)验证平台进行功能验证.仿真结果表明:该电路能够按照设定的链路工作模式完成采样数据与帧格式数据间的转换,实现组帧与解帧功能;基于65 nm标准工艺库综合评估,电路单通道时钟最高频率为1.25 GHz,能够达到协议支持的最高传输速度12.5 Gb/s.
文献关键词：
JESD204B协议;传输层;组帧;解帧;Verilog设计
中图分类号：
作者姓名：
陈婷婷;陆锋;万书芹;邵杰
作者机构：
江南大学物联网工程学院,江苏无锡214122;中国电子科技集团公司第五十八研究所,江苏无锡214035
文献出处：
引用格式：
[1]陈婷婷;陆锋;万书芹;邵杰-.符合JESD204B协议的传输层电路设计)[J].光通信技术,2022(01):86-90
A类：
B类：
JESD204B,传输层,电路设计,链路,发送端,接收端,组帧,解帧,Verilog,编译,模拟器,VCS,验证平台,功能验证,照设,采样数据,单通道,时钟,高频率,GHz,传输速度,Gb
AB值：
0.428504
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
