典型文献
基于FPGA的组件化抗重放攻击设计
文献摘要：
针对数据中心面临的重放攻击威胁,分析了重放攻击的危害和常用的防御手段,并针对软件实现抗重放攻击模块的不足,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的组件化抗重放设计.采用组件化的设计思想,针对两种典型的业务数据包,设计了抗重放攻击模块的FPGA功能架构、检测关键数据包的状态机和表项配置模块.用较少的FPGA资源实现高带宽、低时延的数据包重放攻击检测和处理,具有可用性高、可配置、可扩展、移植性好等特点.经过验证,该设计适用于企业级的数据中心边界安全防护,可满足未来安全防护设备对安全资源服务化的需求.
文献关键词：
数据中心;重放攻击;FPGA设计;组件化
中图分类号：
作者姓名：
曹宝;郭爽;陈洋;何远杭
作者机构：
中国电子科技集团公司第三十研究所,四川 成都 610041
文献出处：
引用格式：
[1]曹宝;郭爽;陈洋;何远杭-.基于FPGA的组件化抗重放攻击设计)[J].通信技术,2022(07):956-961
A类：
B类：
FPGA,组件化,抗重放,重放攻击,数据中心,攻击威胁,御手,软件实现,现场可编程逻辑门阵列,Field,Programmable,Gate,Array,设计思想,业务数据,数据包,功能架构,关键数据,状态机,表项,高带宽,低时延,攻击检测,可用性,可配置,可扩展,移植性,企业级,边界安全,安全防护,防护设备,全资,资源服务化
AB值：
0.387226
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
