首站-论文投稿智能助手
典型文献
一种具有噪声整形功能的2 bit/cycle SAR ADC的设计
文献摘要:
基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器(SAR ADC).采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度.应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比(SNDR).在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit.
文献关键词:
2 bit/cycle;逐次逼近型模数转换器;噪声整形
作者姓名:
陈志铭;高一格;张蕾;王兴华
作者机构:
北京理工大学 信息与电子学院, 北京 100081
引用格式:
[1]陈志铭;高一格;张蕾;王兴华-.一种具有噪声整形功能的2 bit/cycle SAR ADC的设计)[J].北京理工大学学报,2022(05):536-542
A类:
B类:
噪声整形,bit,cycle,SAR,ADC,180nm,CMOS,逐次逼近模数转换器,DAC,电容阵列,SIG,REF,极板,大大减少,电容式,式结构,异步,换速,过采样,信噪失真比,SNDR,电源电压,采样率,未加,真得,dB,有效位数,逐次逼近型模数转换器
AB值:
0.337095
相似文献
机标中图分类号,由域田数据科技根据网络公开资料自动分析生成,仅供学习研究参考。