典型文献
基于FPGA的SiP原型验证平台设计
文献摘要：
随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题.为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(SoC)内部以PowerPC470为处理器,集成了多种通用外设接口和可重构算法单元.在搭建的FPGA平台上进行裸机IP和基于可重构IP的ADC/DAC设计功能的验证.通过软硬件协同验证实验,证明了该类SiP架构能够有效降低走线延时和噪声干扰,提高信号传输的可靠性,丰富的外设接口提高了ADC/DAC的可配置性,集成的可重构算法模块增加了ADC/DAC信号处理可重构性,为后续集成更多器件该类型SiP的设计和验证奠定了一定的技术基础.
文献关键词：
系统级封装(SiP);模拟数字/数字模拟转换器(ADC/DAC);原型验证;可重构算法;裸机IP;FPGA
中图分类号：
作者姓名：
杨楚玮;张梅娟;侯庆庆
作者机构：
中国电子科技集团公司第五十八研究所,江苏无锡214035
文献出处：
引用格式：
[1]杨楚玮;张梅娟;侯庆庆-.基于FPGA的SiP原型验证平台设计)[J].电子技术应用,2022(01):84-88,93
A类：
ADC+SoC+DAC,PowerPC470,可重构算法
B类：
FPGA,SiP,原型验证,验证平台,平台设计,嵌入式系统,小型化,数字模拟,转换器,性能需求,小系,功耗,信号传输,可配置,信号处理,可重构性,系统级封装,片上系统,处理器,外设,裸机,设计功能,软硬件协同验证,验证实验,延时,噪声干扰,算法模块,续集,技术基础
AB值：
0.252487
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
