典型文献
面向光通信应用的CMOS28Gbps低功耗高抖动容限CDR电路设计
文献摘要：
为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路(CDR).通过采用压控振荡器(VCO)型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低了CDR芯片的功耗;通过在CDR积分通路中引入零点补偿电阻,提高了CDR的抖动容限.该CDR采用CM OS 65 nm工艺设计和1.1 V电源供电,后端仿真结果表明:当CDR电路工作在28 Gbps时,功耗是2.18 pJ/bit,能容忍的固定频差是5000 ppm,恢复时钟的抖动峰峰值是5.6 ps,抖动容限达到了设计指标,且满足CIE-25/28G协议规范.
文献关键词：
高速串行接口;时钟数据恢复电路;压控振荡器;窄带缓冲器
中图分类号：
作者姓名：
朱智宇;郭凯乐;武宇轩;刘涛;吴苗苗;陆德超
作者机构：
空军工程大学信息与导航学院,西安,710077;空军工程大学防空反导学院,西安,710051
文献出处：
引用格式：
[1]朱智宇;郭凯乐;武宇轩;刘涛;吴苗苗;陆德超-.面向光通信应用的CMOS28Gbps低功耗高抖动容限CDR电路设计)[J].空军工程大学学报,2022(02):77-82
A类：
CMOS28Gbps,时钟数据恢复,时钟数据恢复电路,28G,窄带缓冲器
B类：
向光,光通信,通信应用,低功耗,抖动,动容,容限,CDR,电路设计,光模块,高功耗,激光调制,光调制器,收发,发端,误码率,压控振荡器,VCO,全速,系统架构,零点,工艺设计,后端,pJ,bit,能容,容忍,定频,频差,ppm,峰峰,设计指标,CIE,高速串行接口
AB值：
0.314418
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
