典型文献
一种基于RapidIO通信协议的64b/67b码组边界锁定设计
文献摘要：
本文介绍了基于RapidIO通信协议的64b/67b编码技术以及67b码组的概念,并针对码组边界的锁定难题提出了 一种易于实现的逻辑设计,该设计实现了将由底层Serdes接收到的乱序67bit数据重新组合,从而锁定正确的67bit数据边界的功能.使用verilog硬件描述语言实现设计,硬件功能通过仿真编译工具验证.
文献关键词：
RapidIO;64b/67b;码组边界
中图分类号：
作者姓名：
周韧;胡孔阳;顾大晔
作者机构：
安徽芯纪元科技有限公司
文献出处：
引用格式：
[1]周韧;胡孔阳;顾大晔-.一种基于RapidIO通信协议的64b/67b码组边界锁定设计)[J].中国集成电路,2022(05):37-41
A类：
64b,67b,码组边界,边界锁定,Serdes,67bit
B类：
RapidIO,通信协议,编码技术,逻辑设计,设计实现,乱序,重新组合,verilog,硬件描述语言,言实,硬件功能,编译
AB值：
0.240405
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
