典型文献
基于FPGA的IEEE 802.16e标准LDPC编码器设计
文献摘要：
针对通信过程中突发信道造成的集中错码现象,并且兼顾编码器的时效性要求,设计了一种IEEE 802.16e标准下码长576,码率1/2的LDPC码硬件编码器,通过Verilog语言进行描述,采用并行结构设计和模型矩阵元素预存的方式降低了资源占用量,提高了工作速度,通过仿真、综合与实现结果验证了方案的有效性.
文献关键词：
通信;LDPC编码;IEEE 802.16e;Verilog描述
中图分类号：
作者姓名：
李朋涛;齐飞林;何德华;李健
作者机构：
中国电子科技集团公司第二十研究所,西安710068
文献出处：
引用格式：
[1]李朋涛;齐飞林;何德华;李健-.基于FPGA的IEEE 802.16e标准LDPC编码器设计)[J].现代导航,2022(03):212-217,222
A类：
B类：
FPGA,IEEE,16e,LDPC,编码器,发信,信道,错码,码长,码率,Verilog,并行结构,模型矩阵,预存,资源占用,占用量
AB值：
0.478424
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
