典型文献
一种高性能RLWE加密处理器的设计与实现
文献摘要：
RLWE加密方案是后量子时代格密码系统中最有潜力的候选方案之一.针对RLWE加密处理器存在的高延迟、低吞吐率的问题,文中提出了一种高性能RLWE加密处理器硬件架构.该结构采用了两个NTT模块和4个蝶形模块的并行结构.在预计算和后计算过程中,利用4个蝶形模块中的乘法器进行并行计算.在加密过程中,NTT运算与密文计算并行处理.在NTT以及INTT运算的处理过程中,将数据的读写过程及计算过程进行乒乓操作,从而隐藏数据的读写周期,降低RLWE加密处理器的延迟,提高了RLWE加密处理器的吞吐率.设计资源复用的硬件架构,在加密、解密过程复用蝶形模块中的乘法器和加法器,INTT复用NTT的电路结构,从而降低加密处理器硬件资源消耗.在Spartan-6 FPGA开发平台上实现了参数为n=256,q=65537的加密处理器.实验结果表明,文中提出的加密时间仅为12.18μs,吞吐率为21.01 Mbit·s-1,解密时间仅为8.65μs,吞吐率为29.60 Mbit·s-1.与其他加密处理器的对比实验表明,文中所提出的加密处理器的延迟和吞吐率均得到了改善.
文献关键词：
后量子;现场可编程门阵列;环上带错学习;加密;吞吐率;延迟;并行;资源复用
中图分类号：
作者姓名：
王春华;李斌;杜高明;李桢旻
作者机构：
合肥工业大学 微电子设计研究所,安徽 合肥230601
文献出处：
引用格式：
[1]王春华;李斌;杜高明;李桢旻-.一种高性能RLWE加密处理器的设计与实现)[J].电子科技,2022(11):13-20
A类：
INTT,读写周期,环上带错学习
B类：
RLWE,加密处理,处理器,后量子,格密码,吞吐率,硬件架构,蝶形,并行结构,预计算,乘法器,并行计算,密文计算,并行处理,乒乓,设计资源,资源复用,解密,加法器,电路结构,硬件资源,资源消耗,Spartan,FPGA,开发平台,Mbit,现场可编程门阵列
AB值：
0.238189
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
