典型文献
基于FPGA+SD3.0协议存储速率优化设计
文献摘要：
为解决现有存储方案无法满足在特定功能需求下存储速度与设备体积双重要求的问题,本文设计一种基于现场可编程逻辑门阵列(Field programmable gate array,FPGA)控制的SD3.0版本TF卡控制器,旨在占用最小体积的同时实现更高速的数据存储.通过自行设计的小型数据采集卡,将24 bit位宽的数据经过DDR3、FIFO、RAM、两级缓存最终存入TF卡中.分别从硬件、软件两方面介绍了方案的设计,其中硬件部分主要包括电路工艺、采集卡指标与板级信号完整性验证;软件方面主要包括存储流程、RTL级验证与TF卡测试方案.实验结果表明,本文设计的PCB电路可提供SD3.0协议所需的电压转换和数据存储功能,并且板卡功能稳定,集成度较高,部分TF卡测试的速度超过60 MB/s,长时间测试性能稳定,具有良好的通用性,满足设计要求,为小型化存储实验提供了解决方案.
文献关键词：
现场可编程逻辑门阵列;SD3.0;信号完整性;二级缓存;系统稳定性
中图分类号：
作者姓名：
许璐;刘正军;陈一铭
作者机构：
中国测绘科学研究院航测所,北京 100036
文献出处：
引用格式：
[1]许璐;刘正军;陈一铭-.基于FPGA+SD3.0协议存储速率优化设计)[J].数据采集与处理,2022(04):926-934
A类：
FPGA+SD3
B类：
速率优化,存储方案,功能需求,下存,现场可编程逻辑门阵列,Field,programmable,gate,array,TF,小体积,数据存储,自行设计,数据采集卡,bit,DDR3,FIFO,RAM,两级,存入,硬件部分,板级,信号完整性,完整性验证,存储流程,RTL,测试方案,PCB,板卡,集成度,MB,间测,测试性,通用性,小型化,二级缓存,系统稳定性
AB值：
0.443159
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
