典型文献
基于FPGA的YOLOv3-tiny卷积神经网络加速设计
文献摘要：
基于对YOLOv3-tiny网络推理加速的研究,提出了一种基于现场可编程门阵列(FPGA)的硬件加速结构,结合可变精度定点量化和量化重训练2种方法在减少数据计算量的同时保证了网络精度.设计了多个维度上的大规模并行计算来提升网络加速性能,采取适应计算阵列的数据存储格式和数据复用策略减少数据传输,设计了一种专属于YOLOv3-tiny的硬件加速架构.通过实验分析,提出的YOLOv3-tiny卷积神经网络的硬件加速结构,所使用的计算资源和存储资源少,网络精度高,在综合性能上优于目前出现的研究方案,适合应用于移动端硬件加速.
文献关键词：
YOLOv3-tiny;卷积神经网络加速;量化;并行计算
中图分类号：
作者姓名：
梅志伟;丁兴军;刘金鹏
作者机构：
中国船舶集团有限公司第八研究院,江苏扬州225101
文献出处：
引用格式：
[1]梅志伟;丁兴军;刘金鹏-.基于FPGA的YOLOv3-tiny卷积神经网络加速设计)[J].舰船电子对抗,2022(02):81-88,108
A类：
B类：
FPGA,YOLOv3,tiny,卷积神经网络加速,推理加速,现场可编程门阵列,硬件加速,变精度,定点量化,少数据,数据计算,计算量,大规模并行计算,算来,加速性能,应计,数据存储,数据复用,数据传输,专属,计算资源,存储资源,研究方案,移动端
AB值：
0.32389
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
