典型文献
基于FPGA的SSD目标检测硬件加速器设计
文献摘要：
设计了一种基于FPGA的目标检测算法的硬件加速器,采用循环分块和循环展开的方式来优化卷积池化循环,可以以任意并行度进行卷积和池化计算.使用一种基于AXI总线的数据重排序方式,在不带来额外硬件资源开销的情况下,对特征图进行重排序,可以降低数据传输时间.将该硬件加速器部署至Xilinx ZCU 102开发板进行验证,结果表明SSD算法前向推理性能为534.72 GOPS,推理时间为113.81 ms.
文献关键词：
卷积神经网络;目标检测;硬件加速;现场可编程门阵列;ARM
中图分类号：
作者姓名：
谢豪;曹健;李普;赵雄波;张兴
作者机构：
北京大学软件与微电子学院, 北京 102600;北京航天自动控制研究所, 北京 100854
文献出处：
引用格式：
[1]谢豪;曹健;李普;赵雄波;张兴-.基于FPGA的SSD目标检测硬件加速器设计)[J].北京大学学报（自然科学版）,2022(06):1015-1022
A类：
ZCU
B类：
FPGA,SSD,硬件加速器,加速器设计,目标检测算法,分块,循环展开,池化,并行度,行卷,AXI,总线,重排序,硬件资源,开销,特征图,数据传输,Xilinx,开发板,推理性,GOPS,推理时间,ms,现场可编程门阵列,ARM
AB值：
0.412486
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
