典型文献
一种SDRAM控制器的设计电路
文献摘要：
针对以太网映射器芯片中以太网链路和HDLC链路之间存在不同速率数据链路通信的相互转换问题,文中提出一种SDRAM控制器的设计方案并采用Verilog HDL来实现.在该设计电路中,仲裁器处理以太网链路和HDLC链路与SDRAM之间的数据传送请求,以太网模块将接收到的数据写入IN_FIFO缓冲区,仲裁器负责将IN_FIFO中的数据导入SDRAM.在约定信息速率(CIR)控制器的作用下,仲裁器将SDRAM中的数据写入OUT_FIFO缓冲区,HDLC模块将OUT_FIFO中的数据读出.采用双缓存模块的设计对写入与读出的数据进行缓存,既可减少资源消耗又能够提高SDRAM的读写速率;同时增设CIR控制器来控制从SDRAM中读出的以太网数据是否采用规定的速率.结果表明,文中设计的电路输入数据与输出数据完全一致,能够很好地解决不同数据链路在进行数据交互时的吞吐量差异问题.
文献关键词：
以太网映射器;链路通信;SDRAM控制器;Verilog HDL;约定信息速率;双缓存;以太网数据;吞吐量差异
中图分类号：
作者姓名：
黄海生;党成;李鑫;叶小艳
作者机构：
西安邮电大学 电子工程学院,陕西 西安 710121
文献出处：
引用格式：
[1]黄海生;党成;李鑫;叶小艳-.一种SDRAM控制器的设计电路)[J].现代电子技术,2022(04):35-38
A类：
以太网映射器,约定信息速率,吞吐量差异
B类：
SDRAM,设计电路,HDLC,同速率,数据链路,链路通信,相互转换,Verilog,仲裁器,数据传送,请求,写入,IN,FIFO,缓冲区,数据导入,CIR,OUT,数据读出,双缓存,资源消耗,读写,以太网数据,中设计,输入数据,完全一致,决不,数据交互
AB值：
0.240747
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
