典型文献
一种LPDDR4 ZQ校准锁存电路
文献摘要：
低功耗第4代双倍速率(Low Power Double Data Rate 4,LPDDR4)同步动态随机存储器(Syn-chronous Dynamic Random-access Memory,DRAM)中,ZQ校准完成之后生成与ZQ校准时钟同步的内部更新时钟来更新缓存的ZQ校准代码,当收到校准锁存命令后将其锁存到OCD(off chip drive).然而,由于校准锁存命令是根据ZQ校准电路外部的主时钟产生的,与更新时钟是异步的,两者可能会太接近,更新和锁存校准代码同时发生,从而锁存错误的校准代码.本文中电路可以检测更新时钟和锁存命令的位置关系,如果两者在一个设定的时间窗口,则门控出下一个锁存脉冲再次锁存校准的结果,保证锁存时校准结果是稳定的.
文献关键词：
LPDDR4;DRAM;ZQ;校准锁存
中图分类号：
作者姓名：
龙晓东;李乾男;韩彦武
作者机构：
西安紫光国芯半导体有限公司
文献出处：
引用格式：
[1]龙晓东;李乾男;韩彦武-.一种LPDDR4 ZQ校准锁存电路)[J].中国集成电路,2022(07):53-54
A类：
LPDDR4,校准锁存,内部更新
B类：
ZQ,低功耗,双倍,倍速,Low,Power,Double,Data,Rate,同步动态随机存储器,Syn,chronous,Dynamic,Random,access,Memory,DRAM,准时,时钟同步,缓存,代码,到校,命令,存到,OCD,off,chip,drive,校准电路,主时,异步,位置关系,时间窗口,门控,出下,校准结果
AB值：
0.368161
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
