典型文献
高速Ed25519验签算法硬件架构的设计与实现
文献摘要：
针对区块链等特定场景对验签速度有较高要求的特点,设计了一种高速Ed25519验签算法的硬件架构.提出了基于交错NAF的多点乘算法,通过预计算和查表的方式,有效减少了点加、倍点的次数;采用Karatsuba乘法和快速约简方法实现模乘运算,并设计了不需要模加、模减的点加、倍点操作步骤,有效提升了点加、倍点运算的性能.针对解压过程中耗时的模幂运算,设计了模逆和模乘并行的模幂计算方法,提高了解压运算的性能.整个设计充分考虑了资源的复用,在Zynq-7020平台上实现需要13695个Slices,在81.61 MHz的时钟频率下,每秒能够完成8347次验签运算.
文献关键词：
爱德华曲线;数字签名;多点乘;硬件实现
中图分类号：
作者姓名：
薛一鸣;刘树荣;郭书恒;李岩;胡彩娥
作者机构：
中国农业大学信息与电气工程学院,北京 100083;中国农业大学理学院,北京 100083;国网北京市电力公司,北京 100031
文献出处：
引用格式：
[1]薛一鸣;刘树荣;郭书恒;李岩;胡彩娥-.高速Ed25519验签算法硬件架构的设计与实现)[J].通信学报,2022(03):101-112
A类：
Ed25519,多点乘,模幂运算,爱德华曲线
B类：
硬件架构,特定场景,NAF,预计算,Karatsuba,约简,模乘,操作步骤,解压,压过,模逆,复用,Zynq,Slices,MHz,时钟,每秒,数字签名,硬件实现
AB值：
0.379482
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
