典型文献
基于FPGA的DDR3控制器研究与实现
文献摘要：
DDR3控制器是一款经典的存储控制器,在计算机体系中处于核心位置,具有较高的研究价值.但因其协议的复杂性和高速传输特性,造成整体设计实现较为复杂,在一般技术和成本条件下较难实现,不利于其理论的研究和教学需要.设计了一个基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的低时钟频率的DDR3控制器.通过减少逻辑状态等方式,降低了DDR3控制器实现的复杂性,有利于科研人员、教育人士对比研究,期望能够为相关人员提供参考.
文献关键词：
DDR3控制器;FPGA;低时钟频率
中图分类号：
作者姓名：
洪峰
作者机构：
广东邮电职业技术学院,广东广州510000
文献出处：
引用格式：
[1]洪峰-.基于FPGA的DDR3控制器研究与实现)[J].通讯世界,2022(09):123-125
A类：
低时钟频率
B类：
FPGA,DDR3,研究与实现,存储控制器,高速传输,传输特性,整体设计,设计实现,本条,教学需要,现场可编程逻辑门阵列,field,programmable,gate,array,科研人员
AB值：
0.30758
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
