典型文献
时钟及面积优化的可配置片上网络路由器
文献摘要：
片上网络路由器是实现多核/众核互连的核心电路部件.在介绍同步先进先出缓存器和异步先进先出缓存器的实现电路架构和延迟特点以及片上网络及其路由器架构的基础上,提出了片上网络的时钟优化方案,给出了优化时钟方案下的路由器电路结构,并进行了实现.采用该时钟方案,片上网络路由器间的延迟得以减小.为降低先进先出缓存器的面积开销,进一步提出采用锁存器来实现同步或异步先进先出缓存器,解决了单时钟下的锁存器写问题.更进一步,给出了多个先进先出缓存器的共享实现方案.文章中的方案对开发低功耗嵌入式众核处理器具有直接指导意义.
文献关键词：
先进先出缓存器;片上网络;路由器
中图分类号：
作者姓名：
胡东伟;尚德龙;张勇;王力男
作者机构：
中国电子科技集团公司第五十四研究所,河北石家庄050080;南京智能技术研究院,江苏南京211100
文献出处：
引用格式：
[1]胡东伟;尚德龙;张勇;王力男-.时钟及面积优化的可配置片上网络路由器)[J].西安电子科技大学学报（自然科学版）,2022(02):125-134
A类：
先进先出缓存器
B类：
时钟,面积优化,可配置,片上网络,路由器,多核,众核,互连,心电,异步,电路架构,电路结构,开销,锁存器,更进一步,实现方案,低功耗,处理器
AB值：
0.186878
相似文献
机标中图分类号，由域田数据科技根据网络公开资料自动分析生成，仅供学习研究参考。
